续集：芯片中的5纳米、3纳米到底指什么？如果有人问芯片工艺中的5纳米、3纳米指什么？那么我相信很多人能给出答案：晶体管导电沟道的长度或者栅极宽度。或者很多人还知道当前的5纳米、3纳米只是等效工艺节点，而非真正的沟长或者栅宽。

如果进一步探究这个问题：当前5纳米工艺真正的导电沟长或者栅宽是多少？5纳米工艺节点对应的晶体管导电沟道长度为18纳米，3纳米对应16纳米，2.1纳米对应14纳米，1.5纳米、1.0纳米、0.7纳米均对应12纳米。十几纳米的尺度短沟道效应可以用多种手段来克服，而量子隧穿效应并不明显。所以按照现在的命名方式，芯片工艺突破1纳米也不足为奇。

事实上从集成电路发明以来，工艺节点的定义也在不断发生变化。从最初的Gate Length到现在几乎抛弃了各种真实参数，如"Gate Length"、"Half Pich"、"Fin Pitch"等。虽然当前的工艺命名背离了真实的工艺，但对台积电、三星等商业公司来说显然从工艺命名上获得了巨大的商业利益和成功。

半导体产业链中的各个环节是非常紧密的，现阶段全球的半导体巨头也组成了一个庞大的利益共同体。工欲善其事必先利其器，光刻机是半导体制造中最重要的设备，是否拥有光刻机决定了一家芯片制造厂的工艺上限。一台最先进的EUV光刻机价值近10亿元人民币甚至更多，而研发EUV光刻机所需的投入更是天文数字。

除了ASML，有能力制造光刻机的公司还有两家：尼康和佳能。但这两家都因为EUV光刻机投入成本太高而放弃研发，极紫外光线的能量和破坏性都极高。光刻机内的所有零件、材料都在挑战人类工艺的极限，比如因为空气分子会干扰EUV光线，所以生产过程要在真空环境中进行，并且机械动作需要精确到误差仅以皮秒计。如果交不出EUV光刻机，摩尔定律就会从此停止。